Сотрудники компании AlphaCHIP расскажут о том, как уже на этапе логического синтеза можно оценивать устойчивость микросхемы к радиационным воздействиям; какие существуют метрики и как их можно использовать для повышения надежности разрабатываемых цифровых микросхем.

По итогам вебинара участники смогут получить лицензии САПР EVA для опытной эксплуатации.

План вебинара:

1. Обоснование актуальности задачи повышения надежности на этапе проектирования. Источники дестабилизирующих воздействий для интегральных схем. Классификация возникающих эффектов.
2. Логический уровень проектирования. Моделирования одиночных воздействий на вентильном уровне. Существующие метрики сбоеустойчивости.
3. Демонстрация продукта Eva для оценки надежности на различных тестовых примерах.
4. Ответы на вопросы.

Докладчики:

Дмитрий Владимирович Тельпухов

Роман Александрович Соловьев

Владислав Вадимович Надоленко

Публикации по теме:

• Stempkovskiy, A., Telpukhov, D., Solovyev, R., Balaka, E., Naviner, L. Practical metrics for evaluation of fault-tolerant logic design // Proceedings of the 2017 IEEE Russia Section Young Researchers in Electrical and Electronic Engineering Conference, ElConRus 2017, p. 569–573,
• Telpukhov, D.V., Nadolenko, V.V., Gurov, S.I. Computing Observability of Gates in Combinational Logic Circuits by Bit-Parallel Simulation // Computational Mathematics and Modeling, 2019, 30(2), p. 177–190